摘要：HEVC(High Efficiency Video Coding)是2013年由ITU‐T和ISO/IEC联合制定的新一代视频编码标准,与上一代编...HEVC(High Efficiency Video Coding)是2013年由ITU‐T和ISO/IEC联合制定的新一代视频编码标准,与上一代编码标准H.264/AVC相比,同等压缩质量下能减少50%的码率。帧内编码是视频编码标准的核心模块之一,作用是消除视频帧内的空间冗余。HEVC帧内编码算法采用更加灵活的划分结构和高达35种帧内预测模式以进一步降低帧内编码的码率,但计算复杂度大幅提升,难以实现实时编码,限制了HEVC标准的应用场合。因此,对HEVC帧内快速编码算法的研究有重要的意义。论文对帧内编码方式和图像特征之间的相关性进行深入分析,提出了HEVC帧内编码的快速算法,并针对算法进行了帧内编码器的设计与实现。具体工作如下:(1)提出了一种帧内编码树单元(CTU)四叉树的快速划分算法,该算法通过CU提前划分和CU划分提前终止两种策略,减少需要进行率失真代价(Rate Distortion Cost)计算的次数。(2)提出了一种帧内预测单元(PU)预测模式的快速选择方法,利用最优预测模式和图像纹理特征之间的相关性进行PU预测模式的粗选,避免了遍历计算35种帧内预测模式下的哈德玛代价。(3)进行HEVC帧内编码器的硬件实现研究,设计了一个两级流水线的硬件电路,第一级为预测加速单元,针对上述提出的两种快速算法,采用并行的方式提取图像特征,进行CTU四叉树划分的提前决策和PU预测模式的粗选。第二级为帧内编码单元,在第一级的计算结果上,通过率失真优化方法进一步决策,得到CTU四叉树的最优划分方式和PU最优预测模式,并完成对当前CTU的编码。经过综合验证,设计的帧内编码器在600MHz时钟频率下可以满足对1080p@30fps视频的实时编码要求。更多还原显示全部
摘要：随着社会需求的增长,视频分辨率正从720P/1080P向2K/4K发展,且视频帧率也有提高的趋势。除了分辨率及帧率,...随着社会需求的增长,视频分辨率正从720P/1080P向2K/4K发展,且视频帧率也有提高的趋势。除了分辨率及帧率,视频的实时性也有着很高的需求度。上述需求对视频压缩算法提出了更高的要求,现主流的H.264压缩标准已力不从心,而新一代视频压缩标准HEVC(High Efficiency Video Coding,高效视频编码)相较于H.264压缩率提高了40%-50%,它将肩负起下一代视频压缩的重任。HEVC有着提升明显的压缩效率,但算法的复杂度也大大增加。其中,帧内预测部分的算法复杂度提升是很重要的一个因素。因此,帧内预测的算法优化及实现是当前的研究热点。帧内预测的复杂性主要体现在两方面,一是预测单元的划分,HEVC的预测单元有4×4至64×64共5种可划分尺寸,而H.264的预测单元仅有4×4和16×16两种。二是HEVC为每个预测单元定义了35种帧内预测模式,而H.264的帧内预测模式仅有9种。因此,HEVC帧内预测部分的优化可从这两方面入手。本文的主要研究内容包括:HEVC帧内预测算法优化及优化算法的FPGA实现。1.算法优化层面:采用“sobel+SATD(Sum of Absolute Transformed Difference,hadamard变换后的绝对误差和)”进行决策。首先利用基于sobel算子的梯度算法决策出预测单元划分以及最佳角度预测模式。再利用SATD代价函数对最佳角度预测模式、DC模式、Planar模式进行判断,从而获得最优预测模式。2.FPGA实现层面:采用“多层流水线+并行处理单元”硬件架构。利用多层流水线优化帧内预测各步骤的运行时序,同时利用并行处理单元加速像素梯度以及方向变化率的计算。正确实现优化算法的同时,大大提高了帧内预测环节的计算速度。实验结果表明,本设计能够满足2K@31fps或1080P@62fps的视频编码任务。相对于HM16.7,本设计在保证图像质量及压缩率的同时,帧内预测运行时间减小约33.44%。相对于其他帧内预测优化方案,本方案在帧内预测准确度及计算速度上有着更好的效果。更多还原显示全部
