帮助 本站公告
您现在所在的位置:网站首页 > 知识中心 > 文献详情
文献详细Journal detailed

基于FPGA的HEVC帧内预测加速模块设计

导  师: 徐渊

授予学位: 硕士

作  者: ();

机构地区: 深圳大学

摘  要: 随着社会需求的增长,视频分辨率正从720P/1080P向2K/4K发展,且视频帧率也有提高的趋势。除了分辨率及帧率,视频的实时性也有着很高的需求度。上述需求对视频压缩算法提出了更高的要求,现主流的H.264压缩标准已力不从心,而新一代视频压缩标准HEVC(High Efficiency Video Coding,高效视频编码)相较于H.264压缩率提高了40%-50%,它将肩负起下一代视频压缩的重任。HEVC有着提升明显的压缩效率,但算法的复杂度也大大增加。其中,帧内预测部分的算法复杂度提升是很重要的一个因素。因此,帧内预测的算法优化及实现是当前的研究热点。帧内预测的复杂性主要体现在两方面,一是预测单元的划分,HEVC的预测单元有4×4至64×64共5种可划分尺寸,而H.264的预测单元仅有4×4和16×16两种。二是HEVC为每个预测单元定义了35种帧内预测模式,而H.264的帧内预测模式仅有9种。因此,HEVC帧内预测部分的优化可从这两方面入手。本文的主要研究内容包括:HEVC帧内预测算法优化及优化算法的FPGA实现。1.算法优化层面:采用“sobel+SATD(Sum of Absolute Transformed Difference,hadamard变换后的绝对误差和)”进行决策。首先利用基于sobel算子的梯度算法决策出预测单元划分以及最佳角度预测模式。再利用SATD代价函数对最佳角度预测模式、DC模式、Planar模式进行判断,从而获得最优预测模式。2.FPGA实现层面:采用“多层流水线+并行处理单元”硬件架构。利用多层流水线优化帧内预测各步骤的运行时序,同时利用并行处理单元加速像素梯度以及方向变化率的计算。正确实现优化算法的同时,大大提高了帧内预测环节的计算速度。实验结果表明,本设计能够满足2K@31fps或1080P@62fps的视频编码任务。相对于HM16.7,本设计在保证图像质量及压缩率的同时,帧内预测运行时间减小约33.44%。相对于其他帧内预测优化方案,本�

关 键 词: 帧内预测 预测单元划分 模式选择

领  域: []

相关作者

作者 梁国健
作者 张俐俐
作者 吴江萍
作者 宋振宇
作者 岑桂芳

相关机构对象

机构 华南理工大学
机构 广东工业大学
机构 华南师范大学
机构 中山大学
机构 广州大学地理科学学院

相关领域作者