摘要：2013年1月HEVC(High Efficient Video Coding)被ITU-T和ISO/IEC正式确立为新一代视频编码国际标准.为了实现...2013年1月HEVC(High Efficient Video Coding)被ITU-T和ISO/IEC正式确立为新一代视频编码国际标准.为了实现更高的压缩效率,HEVC使用了多项新技术.在空间域变换方面,HEVC支持从4×4到32×32的可变尺寸的IDCT变换,同时根据模式进行4×4IDCT和IDST变换的选择.由此提出了一种HEVC IDCT/IDST变换架构.采用基于流水的数据流调度策略和系数矩阵优化方案,提升了硬件效率和接口带宽利用率.采用65nm工艺库综合后,一维IDCT/IDST单元的等效门数约为40K,最高工作频率为500MHz,与现有设计相比可以实现30%以上的硬件资源减少和60%以上的吞吐率效率提升.仿真结果显示该结构可以实现对4k×2k@30f/s视频的IDCT/IDST处理.显示全部
摘要：HEVC（High Efficient Video Coding）是继H.264/AVC之后正在研发的新一代视频编码标准.与之前的视频编码标...HEVC（High Efficient Video Coding）是继H.264/AVC之后正在研发的新一代视频编码标准.与之前的视频编码标准不同的是,HEVC提出了不同尺寸的变换编码单元来进行图像的空间冗余压缩.本文设计了一种面向HEVC的32点二维IDCT的全流水电路结构.为了减少I/O带宽压力和硬件开销,电路采用了单端口输入输出、蝶形运算展开以及奇偶分离累加的方法.在TSMC90nm工艺下综合得到该电路最快工作频率为315MHz,电路总门数为47K.仿真结果显示该电路结构可以在300MHz频率下对分辨率为4096×2048的超高清视频做30帧/秒的32点IDCT解码.显示全部
