作　　者： ; ; ;

机构地区： 深圳大学信息工程学院

出　　处： 《半导体技术》 2003年第5期61-64,共4页

摘　　要： 在SRAMFPGA的MuxTree结构模型的基础上,进行了一个具有容错功能的一位全加器的设计和实现。文中介绍了MuxTree结构模型的原理,并给出了基于该结构模型容错全加器的设计过程及系统逻辑构成。同时,对该容错系统进行了功能和时序仿真,验证了MuxTree结构容错系统的可行性。 The main topic of the paper is to design a fault-tolerant adder based on MuxTree FPGA.The principle and construction of MuxTree used to design the adder are introduced. Then we illumi-nate the process of designing the adder as well as how the adder realizes fault-tolerant function. Thesystem circuit and simulation waveform are also included.

关 键 词： 结构模型 全加器 容错系统 时序仿真 可编程功能模块

领　　域： [电子电信]