作　　者： ; ; ; ;

机构地区： 北京信息科技大学计算机学院

出　　处： 《北京信息科技大学学报（自然科学版）》 2013年第3期9-13,共5页

摘　　要： 针对于高级加密标准(AES,advanced encryption standard)硬件实现的可重构与效率问题,提出了一种基于现场可编程逻辑器件(FPGA,field programmable gate array)和微处理器ARM(advanced RISC machines)的AES设计方法。基于电子密码本(ECB,electronic code book)操作模式,可完成AES所有标准的加密和解密,并进行了工程实现与验证,可作为IP(intellectualproperty)核使用。为实现理想的数据吞吐率/面积比,结合AES和FPGA的特点,对字节替换和密钥扩展采用查表的优化算法,并提出了列混合的优化结构,在保证运算速度下节约了器件资源。利用FPGA内部自带的双端口可配置随机存取存储器(RAM,random access memory)作为信息与密钥的缓存,解决存储和ARM与FPGA时序问题。在进行资源与速度的分析和与3种典型设计比较后的结果表明,具有最好的吞吐率/面积比。 A new FPGA（Field Programmable Gate Array）and ARM（Advanced RISC Machines） method is proposed for algorithm implementation of AES（Advanced Encryption Standard）for reconfiguration and efficiency performances.The method can support all key sizes of AES and ECB（Electronic Code Book） mode,and can implement encryption and decryption simultaneously.Its implementation codes are able to serve as soft IPs.During SubBytes,InSubBytes and KeyExpansion,Look-Up Table methodology is adopted to replace complex and slow logic algorithm.Optimized circuit structure of MixColumns and InvMixColumns is introduced to save device resource.Configurable double-ports random access memory,which comes from FPGA itself and acts as data and key caches,is used to resolve store and time problems between FPGA and ARM.The analysis of resource and speed denotes that this design has the best feature of throughout/sizes compared with three classical designs.

关 键 词： 高级加密标准 现场可编程逻辑器件 微处理器 知识产权核

领　　域： [自动化与计算机技术] [自动化与计算机技术]