帮助 本站公告
您现在所在的位置:网站首页 > 知识中心 > 文献详情
文献详细Journal detailed

一种改进的低成本自适应双三次插值算法及VLSI实现
An Improved Low-cost Adaptive Bicubic Interpolation Arithmetic and VLSI Implementation

作  者: ; ; ;

机构地区: 中山大学信息科学与技术学院

出  处: 《自动化学报》 2013年第4期407-417,共11页

摘  要: 提出了一种新型图像缩放算法,由自适应锐化滤波器和双三次插值组成.锐化滤波器减轻了双三次插值产生的模糊效应,自适应技术进一步提升了图像缩放质量.为了减少运算量,提出前置滤波和后置滤波技术.与其他几种算法相比较,本文的算法在主观和客观评价方面都明显胜出.为了实现实时低成本设计,提出了一种该算法的流水线超大规模集成电路(Very large scale integration,VLSI)架构.在现场可编程逻辑器件(Field-programmable gate array,FPGA)上实现,占用695个逻辑单元(Logic elements,LEs),时钟频率达到165MHz,减少了36.8%逻辑单元,图像质量平均峰值信噪比(Peak signal-to-noise ratio,PSNR)提升了1.5dB. A novel scaling algorithm is proposed which consists of a bicubic interpolation and an adaptive sharpening filter. The proposed sharpening filter is added to mitigate the blurring effects existing in bicubic interpolation methods. We also verify the scaling quality by taking into account the adaptive technique. Furthermore, we present both the procedures of filtering before and after interpolation in order to reduce the overall computing time. Compared with the previous reported techniques, our method performs better in terms of both quantitative evaluation and visual quality. To achieve the goal of real time and low cost, we describe a pipelined VLSI architecture for the implementation of the algorithm. The very large scale integration (VLSI) architecture of our image scaling processor contains 695 logic elements (LEs) and yields a processing rate of about 165 MHz by using field-programmable gate array (FPGA) technology. Our proposed architecture reduces the amount of gates by 36.8 % while achieves an average peak signal-to-noise ratio (PSNR) increase of 1.5 dB in image quality.

关 键 词: 双三次插值 图像缩放 拉普拉斯变换 自适应 超大规模集成电路 现场可编程逻辑器件

领  域: [自动化与计算机技术]

相关作者

作者 姚建芷
作者 颜学湘
作者 屈娟娟
作者 孙有发
作者 李雪岩

相关机构对象

机构 广东工业大学
机构 中山大学新华学院
机构 嘉应学院图书馆
机构 广东外语外贸大学
机构 广东工业大学管理学院

相关领域作者

作者 李文姬
作者 邵慧君
作者 杜松华
作者 周国林
作者 邢弘昊