机构地区: 深圳大学信息工程学院
出 处: 《电子技术应用》 2012年第11期66-69,共4页
摘 要: 基于15 bit字长累加器和预设LSB噪声抑制技术,在90 nm CMOS工艺下对MASH结构Δ-Σ调制器进行了优化设计和实现。实验结果表明,优化后的Δ-Σ调制器能够在噪声抑制性能、器件尺寸及功耗上达到最优化的平衡,器件尺寸仅为40.5μm×45μm,功耗仅为34μW,满足无线人体局域网器件微型化和超低功耗的严格要求。作为阶段性研究,实验结果为下一步无线收发器的设计提供了重要的理论及设计参考。 A 15-bits accumulators and LSB pre-initializing based MASH △-∑ modulator is optimized and implemented in 90 nm CMOS technology in this paper. Experiment results show that the optimized MASH △-∑ modulator can achieve an good balance of quantized noise suppression pertormance,silicon area (60μm×69μm),and power (34△-∑). As a research in stages,the experiment results are importance to the wireless transceiver design next.
领 域: [电子电信]