作　　者： ; ; ;

机构地区： 中国科学院沈阳自动化研究所

出　　处： 《微电子学与计算机》 2007年第3期27-29,33,共4页

摘　　要： 提出了一种新型的低泄漏功耗FPGAs查找表(Look-up Tables,LUTs)结构。这种结构的LUTs可以工作在三种不同的模式:高速工作模式、省电模式以及睡眠模式。在高速工作模式时,此LUTs具有与传统的LUTs类似的性能和功耗。在省电模式下,通过牺牲电路的速度来实现降低功耗的目的,泄漏功耗与高速工作模式相比可以减小约68%～73%。而在睡眠模式下,泄漏功耗更是可以减小95%以上。 In this paper we propose a new low-leakage FPGA, Look-up Tables （LUTs） that can operate in three different modes： high-speed, low-power or sleep. In High-speed mode, the LUTs provide similar power and pedormance to a conventional LUT. In low-power mode, as the expense of speed, leakage power is reduced by 68%-73% vs. high- speed mode. Leakage power in sleep mode is over 95% lower than in high-speed mode.

关 键 词： 泄漏电流 虚电源 虚地 睡眠晶体管

领　　域： [电子电信]