帮助 本站公告
您现在所在的位置:网站首页 > 知识中心 > 文献详情
文献详细Journal detailed

带有48字节RAM的日历时钟芯片的设计
The logic design of a clock/calendar IC with 48°i8bit RAM

作  者: ; ; ; ;

机构地区: 华南理工大学电子与信息学院

出  处: 《电子技术应用》 2005年第6期73-76,共4页

摘  要: 介绍了一种带有48字节RAM的日历时钟芯片的设计,该芯片具有振荡、分频、可编程的计时计数、定时闹响和中断输出等功能。该芯片基于VerilogHDL描述,采用模块化设计,可扩展性好;并利用Synopsys公司的VCS和DC工具分别对设计进行了成功的系统仿真和综合;同时还简单介绍了ASIC设计的整个流程。

关 键 词: 日历时钟芯片 字节 公司 设计 模块化设计 可扩展性 系统仿真 可编程 计时 中断

领  域: [自动化与计算机技术] [自动化与计算机技术] [机械工程] [机械工程] [机械工程]

相关作者

作者 潘宜玲
作者 刘小辉
作者 秦剑澜
作者 王茂良
作者 石瑛

相关机构对象

机构 佛山科学技术学院
机构 北京理工大学珠海学院
机构 广东工业大学
机构 广东机电职业技术学院
机构 广东松山职业技术学院

相关领域作者

作者 黄晓宇
作者 孟显勇
作者 王枫红
作者 谢卫红
作者 赖朝安