帮助 本站公告
您现在所在的位置:网站首页 > 知识中心 > 文献详情
文献详细Journal detailed

32位高性能嵌入式CPU中Load Aligner模块的设计与实现
The Design of Load Aligner for a 32 bits CPU

作  者: ; ; ;

机构地区: 同济大学

出  处: 《今日电子》 2005年第1期59-60,共2页

摘  要: 在CPU中,Load Aligner模块是DCACHE和数据通道之间的接口。从DCACHE中取出的数据只有通过Load Aligner模块重新排序,才能进入CPU的数据通道。本文讨论了该CPU中Load Aligner 模块的设计与实现,其中主要是数据通道部分的逻辑设计和电路设计,并给出了相关结果。

关 键 词: 嵌入式 数据通道 模块 接口 逻辑设计 排序 电路设计 高性能

领  域: [电子电信] [电子电信] [自动化与计算机技术] [自动化与计算机技术]

相关作者

作者 聂文斐
作者 张振伟
作者 吴良平
作者 周善
作者 孔群英

相关机构对象

机构 广东工业大学管理学院
机构 华南理工大学
机构 韩山师范学院
机构 五邑大学土木建筑学院
机构 广东轻工职业技术学院

相关领域作者

作者 毕凌燕
作者 王和勇
作者 杨涛
作者 谢惠加
作者 孟显勇