帮助 本站公告
您现在所在的位置:网站首页 > 知识中心 > 文献详情
文献详细Journal detailed

一种新型数字锁相环的建模和实现
The Modeling and Implementation of a New Digital Phase-locked Loop

作  者: ; (张喆元);

机构地区: 同济大学电子与信息工程学院

出  处: 《电子技术(上海)》 2010年第6期19-21,共3页

摘  要: 本文的背景是基于MEMS技术的加速度传感芯片的伺服电路,是法国原子能署--电子与信息技术实验室项目的组成部分。文中提出了一种新型数字锁相环的模型并对其进行了硬件实现。该数字锁相环的功能是:紧跟角速度传感装置输出信号的相位,输出与其严格同相位的正弦以及其正交信号。利用这对信号既可以反馈回来激励传感装置,也可对输出相位进行调制和解调。仿真以及硬件验证的结果表明,此数字锁相环的性能良好,能够快速地跟上输入相位,输出信号信噪比高,对硬件的计算能力要求低。 本文的背景是基于MEMS技术的加速度传感芯片的伺服电路,是法国原子能署--电子与信息技术实验室项目的组成部分。文中提出了一种新型数字锁相环的模型并对其进行了硬件实现。该数字锁相环的功能是:紧跟角速度传感装置输出信号的相位,输出与其严格同相位的正弦以及其正交信号。利用这对信号既可以反馈回来激励传感装置,也可对输出相位进行调制和解调。仿真以及硬件验证的结果表明,此数字锁相环的性能良好,能够快速地跟上输入相位,输出信号信噪比高,对硬件的计算能力要求低。

关 键 词: 加速度传感器 数字锁相环

领  域: [电子电信]

相关作者

作者 朱敏亮
作者 高远静

相关机构对象

机构 华南师范大学
机构 华南师范大学物理与电信工程学院

相关领域作者

作者 黄立
作者 毕凌燕
作者 廖建华
作者 王和勇
作者 郑霞